삼성의 경쟁사가 베이스다이를 만든다? 먼저 보도와 확정 사실을 구분하자

10월 18일 서울경제는 삼성전자가 엔비디아의 차세대 맞춤형 고대역폭 메모리 NVHBM에 들어가는 베이스다이 생산에 TSMC 3나노 공정을 활용하기로 했다고 보도했다. Reuters도 이 내용을 서울경제의 업계 관계자 취재를 인용해 전했다. 메모리와 파운드리를 모두 보유한 삼성전자가 경쟁 파운드리의 공정을 사용한다는 점 때문에 눈길을 끈다.

그러나 이 내용은 현재 업계 관계자발 보도다. 삼성과 TSMC, 엔비디아가 양산물량·가격·일정을 포함한 최종 계약을 공동으로 공표한 것은 아니다. 이를 이미 확정된 제조 협력과 동일하게 다루어서는 안 된다.

반석이 주목하는 질문은 삼성전자가 왜 경쟁사의 기술을 이용하느냐가 아니다. 엔비디아가 왜 삼성전자·SK하이닉스·마이크론이라는 세 공급사에 동일한 베이스다이 제조 조건을 요구했다고 알려졌는가다.

삼성전자 HBM4E는 5월에 자체 4나노 공정을 강조했다

삼성전자는 5월 29일 세계 최초의 12단 HBM4E 샘플 출하를 발표했다. 회사 자료에 따르면 1c D램과 삼성 파운드리의 4나노 로직 베이스다이를 결합했고, 48GB 용량에 핀당 최대 16Gbps 및 스택당 3.6TB/s 대역폭을 제시했다. 이는 삼성의 공식 공개 사양이지 모든 고객 현장에서 확인된 독립 측정값은 아니다.

HBM의 코어다이는 데이터를 저장하는 D램이고, 베이스다이는 쌓인 메모리와 외부 AI 가속기의 연결을 담당하는 하단 로직 반도체다. 삼성은 D램·로직 공정·첨단 패키징을 내부에서 결합하고 최적화하는 턴키 제조 역량을 강점으로 내세웠다.

그런데 이번 보도 대상은 엔비디아가 설계에 깊이 관여하는 특정 NVHBM 제품이다. 삼성의 일반 HBM4E 제품이 모두 TSMC로 옮겨간다는 뜻은 아니다. 별도의 제품군과 고객별 생산경로를 구분해야 한다.

엔비디아가 요구한 것은 반도체 한 장보다 공통 제조 규칙이었다

서울경제에 따르면 엔비디아는 삼성전자·SK하이닉스·마이크론에 NVHBM 베이스다이를 TSMC 3나노 공정으로 생산하도록 요청했다. 적층할 코어다이에도 차세대 1c D램 공정을 지정한 것으로 보도됐다. 삼성은 내부 검토 후 이 요구를 받아들이기로 했다는 것이 보도의 핵심이다.

여러 메모리 회사가 서로 다른 제조공정을 이용해 고객의 공통 메모리 구조를 구현하면 실제 성능의 일관성을 맞추고 각 공급업체 제품을 검증하는 일이 복잡해질 수 있다. 공통 공정은 이를 줄일 가능성이 있지만 적층·패키징·발열·수율·신뢰성까지 자동으로 동일하게 만드는 것은 아니다.

보도된 요구가 실제 공급계약과 양산으로 연결된다면 고객사가 설계뿐 아니라 경쟁사들의 공정 선택까지 일정 부분 정하는 사례가 될 수 있다. 다만 메모리 3사의 최종 계약과 제품별 검증 결과는 확인되지 않았다.

NVHBM은 기존 HBM4E에서 무엇을 바꾸는가

엔비디아는 8월 26일 NVHBM과 NVLink Fusion의 기술 구조를 공개했다. 핵심은 AI 가속기에 있던 메모리 컨트롤러를 HBM 베이스다이로 옮기고 맞춤형 물리 인터페이스를 적용하는 것이다. 이 방식은 가속기 연산 다이에 사용 가능한 면적과 메모리 통합 효율을 개선한다는 구상이다.

엔비디아는 표준 HBM4E와 비교해 스택당 대역폭 최대 30% 증가, 추가로 사용할 수 있는 연산 다이 면적 최대 25%, HBM 전력 소비 최대 15% 감소라는 아키텍처상의 이점을 제시했다. 이는 엔비디아 설명이며 삼성·TSMC의 특정 양산제품에서 같은 개선 폭이 독립적으로 확인됐다는 의미는 아니다.

NVHBM은 독립 메모리의 성능 향상만을 노리는 기술이 아니다. 맞춤형 AI 가속기를 설계하는 고객이 엔비디아의 연결 생태계와 함께 사용할 수 있는 메모리 구성요소를 마련하는 전략으로 볼 수 있다.

세 공급사로 분산해도 TSMC 한 곳이 병목이 될 수 있다

엔비디아 입장에서 복수의 HBM 공급사를 확보하는 이유는 공급 안정성과 가격·납기 협상에서 선택권을 늘리는 데 있다. 서로 다른 공급사의 메모리를 같은 시스템에 도입할 때 공통 설계와 제조 조건은 검증 부담을 줄일 가능성이 있다.

그러나 삼성·SK하이닉스·마이크론이 모두 베이스다이 생산을 TSMC의 동일한 공정에 의존한다면 또 다른 집중이 발생한다. 메모리 공급사는 세 곳이어도 베이스다이 제조능력이 한 곳에 모이면 해당 공정의 생산능력 부족이 여러 공급사를 동시에 제약할 수 있다. 실제 공급차질이 현재 발생했다는 주장은 아니다.

공정이 동일해도 각 회사의 HBM이 즉시 상호 교체되는 것은 아니다. 반도체 구매자는 칩 제조사 수뿐 아니라 웨이퍼 제조, 적층, 첨단 패키징, 시스템 승인 중 어느 단계에 병목이 집중되는지 따져야 한다.

삼성의 자체 공정이 사라지는 것이 아니라 선택 기준이 복잡해진다

삼성전자는 일반 HBM4·HBM4E에는 자체 D램과 로직 공정을 결합하는 역량을 계속 강조하고 있다. 서울경제 역시 엔비디아용 NVHBM 이외의 표준 제품과 다른 고객사의 맞춤형 HBM에서는 기존 턴키 전략을 유지할 것이라고 보도했다.

보도에는 삼성전자가 NVHBM용 베이스다이를 자체 파운드리에서도 제조할 수 있을지 검증하고 있다는 업계 관계자의 설명도 포함됐다. 이는 대체 공정의 검토 가능성이지 자체 공정 양산 확정 소식이 아니다.

기업전략 차원에서 중요한 것은 내부 공정만 사용해야 한다는 원칙보다 고객의 시스템 조건과 생산능력·비용·수율을 맞추는 방법이다. 종합반도체 기업에는 자체 제조 역량과 외부 공정을 조합하는 실행 능력이 동시에 요구될 수 있다.

인재전략도 D램 단독 기술보다 연결역량이 중요해질 수 있다

NVHBM처럼 메모리 컨트롤러와 인터페이스를 맞춤 설계하는 제품에서는 D램 회로, 로직 설계, 고속 입출력, 파운드리 공정, 패키징, 열 관리, 고객 검증이 하나의 공급망으로 이어진다. 특정 제조공정의 선택이 달라지면 이 기술영역들을 조정하는 역할도 변화할 수 있다.

외부 파운드리를 활용하면 고객 요구사항의 해석과 전달, 제조 규칙·설계 검증, 수율·품질 정보 공유, 계약상 책임 분담을 연결하는 능력이 중요해질 가능성이 있다. 반면 자체 공정 중심 제품에서는 내부 연구개발과 생산조직 간 통합이 경쟁력이 된다.

이번 보도가 기업의 신규 채용 확대를 입증하지는 않는다. 공개된 기술구조를 기준으로 필요한 역량을 분석한 것이다. 기업이 점검해야 할 것은 직무 명칭 하나가 아니라 설계에서 양산과 검증까지 지식과 책임이 끊어지지 않는 구조다.

BANSEOG VIEW | 만드는 기업보다 규칙을 정하는 고객이 중요해진다

확인된 사실과 아직 불확실한 사실을 구분해야 한다. 삼성의 HBM4E 자체 4나노 베이스다이는 회사 공식 발표다. 엔비디아가 공개한 NVHBM 컨트롤러 통합 구조도 공식 자료다. 반면 세 메모리사에 TSMC 3나노 공정을 통일하도록 요구했고 삼성이 이를 수용했다는 내용은 업계 관계자발 보도다.

보도가 계약으로 현실화되면 엔비디아는 공급사의 제품을 하나의 기술구조에 맞춰 검증하는 부담을 줄일 수 있다. 동시에 TSMC 공정으로 생산이 집중되는 위험과 삼성의 내외부 공정 운용이라는 새 과제가 발생할 수 있다. 어느 회사의 승패를 선언할 단계가 아니다.

반석의 관점은 HBM 경쟁 위에 새로운 경쟁이 등장한다는 것이다. '누가 메모리를 잘 만드는가'와 함께 '누가 그 메모리가 따라야 할 설계·제조 규칙을 정하는가'가 중요해진다. 향후 실제 제조계약, 공정별 생산능력, 다중 공급사 인증 결과, 삼성의 자체 공정 유지 범위를 확인해야 한다.

BANSEOG VIEW

BANSEOG VIEW | 메모리 제조사의 위에 놓이는 고객의 설계 규칙

삼성 HBM4E의 자체 4나노는 공식 발표, 엔비디아의 NVHBM 구조 역시 공식 발표다. TSMC 3나노 공정 통일과 삼성 수용은 업계 관계자발 보도에 머물러 있다.

공통 공정은 복수 공급사 검증 부담을 낮출 여지가 있지만 TSMC 한 공정으로 병목을 모을 수 있다. 동일 공정은 동일 품질·수율과 완전한 호환을 보장하지 않는다.

종합반도체 기업은 자체 기술을 갖추는 능력뿐 아니라 고객의 외부 공정 지정에도 설계·제조·검증 책임을 연결하는 능력을 요구받을 수 있다.

SOURCES

근거가 된 원자료

2026년 10월 20일 작성. 10월18일 서울경제 익명 업계 취재에 근거한 NVHBM의 TSMC 3나노·1c 공정 요구 및 삼성 수용 보도. Reuters는 서울경제를 인용했으며 공급사들에 의한 공식 공동 제조계약 발표가 아니다. 최종 계약량, 수율, 양산시점 미확인. 삼성 뉴스룸 5월29일 HBM4E 자체 4나노·1c·12단 48GB·최대 16Gbps/핀·3.6TB/s. NVIDIA 8월26일 회사 발표 NVHBM 구조의 대역폭 30%·연산 다이 25%·HBM 전력 15%는 자체 기술 설명으로 공급사 실제 양산 지표 아님. 공급망 위험과 역량분석은 반석의 가설. 이미지 무단 재사용 없음.